(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-358044

(P2002-358044A)

(43)公開日 平成14年12月13日(2002.12.13)

(51) Int.Cl.	)Int.Cl.'		FΙ			テーマコート*(参考)		
G09G	3/28			G 0	9 G 3/20		612G	5 C 0 8 0
	3/20	6 1 2					623R	
		6 2 3					641E	
		6 4 1	•				670M	
		670			3/28		N	
			審査請求	未請求	請求項の数4	OL	(全 10 頁)	最終頁に続く

(21)出願番号 特願2001-163835(P2001-163835) (22)出願日 平成13年5月31日(2001.5.31) (71)出願人 000005016

パイオニア株式会社

東京都目黒区目黒1丁目4番1号

(71)出願人 398050283

静岡パイオニア株式会社

静岡県袋井市鷲巣字西ノ谷15の1

(72)発明者 井手 茂生

山梨県中巨摩郡田富町西花輪2680番地 静

岡バイオニア株式会社甲府事業所内

(74)代理人 100079119

弁理士 藤村 元彦


最終頁に続く

#### (54)【発明の名称】 プラズマディスプレイ装置

## (57)【要約】

【課題】 プラズマディスプレイパネルの電極を駆動するドライバに流れる過大電流を確実に防止することが出来るプラズマディスプレイ装置を提供することを目的とする。

【解決手段】 発光維持期間中において検出した列電極ドライバ内の電源ライン上の電流又は電位に基づいて列電極ドライバの内部ショート状態を検出して、電源を遮断する。



## 【特許請求の範囲】

【請求項1】 表示ラインに対応した複数の行電極対と 前記行電極対の各々に交叉して配列された複数の列電極 とを有し前記行電極対及び前記列電極の各交差部に画索 を担う放電セルが形成されているプラズマディスプレイ パネルを備え、1フィールドの表示期間を、夫々がアド レス期間と発光維持期間とからなる複数のサブフィール ドで構成して前記プラズマディスプレイパネルに対する 駆動を行うプラズマディスプレイ装置であって、

前記アドレス期間中において前記映像信号に対応した画 10 素データパルスを発生してこれを1表示ライン分毎に順 次、前記列電極に印加する列電極ドライバと、前記アド レス期間中において前記画素データバルス各々の印加タ イミングに同期して走査パルスを発生してこれを前記行 電極対の一方の行電極に順次印加して行くと共に、前記 発光維持期間において全ての前記行電極対に交互に繰り 返し維持パルスを印加する行電極ドライバと、を有し、 前記列電極ドライバは、所定電位を有する電源電位を発 生して電源ラインに印加する電源回路と、1表示ライン 分毎の前記映像信号に応じて前記電源ライン上の前記電 20 源電位を選択的に前記列電極各々に印加することにより 前記画素データパルスを生成するデータパルスドライバ と、からなり、

前記発光維持期間において前記電源ライン上の電流値を 検出しこの検出した電流値に基づいて前記列電極ドライ バの電源を遮断せしめるドライバ保護手段を更に備えた ことを特徴とするプラズマディスプレイ装置。

【請求項2】 前記ドライバ保護手段は、前記電源回路 及び前記電源ライン間を接続又は遮断する電源遮断スイ ッチと、前記発光維持期間において検出した前記電源ラ 30 イン上の電流値が所定値よりも大である場合に前記デー タパルスドライバで内部ショートが生じていると判定し て前記電源回路及び前記電源ライン間を遮断せしめるべ く前記電源遮断スイッチを制御するショート検出回路 と、からなることを特徴とする請求項1記載のプラズマ ディスプレイ装置。

【請求項3】 表示ラインに対応した複数の行電極対と 前記行電極対の各々に交叉して配列された複数の列電極 とを有し前記行電極対及び前記列電極の各交差部に画素 を担う放電セルが形成されているプラズマディスプレイ 40 パネルを備え、1フィールドの表示期間を、夫々がアド レス期間と発光維持期間とからなる複数のサブフィール ドで構成して前記プラズマディスプレイパネルに対する 駆動を行うプラズマディスプレイ装置であって、

前記アドレス期間中において前記映像信号に対応した画 素データパルスを発生してこれを 1 表示ライン分毎に順 次、前記列電極に印加する列電極ドライバと、

前記アドレス期間中において前記画素データパルス各々 の印加タイミングに同期して走査パルスを発生してこれ を前記行電極対の一方の行電極に順次印加して行くと共 50 と、最高輝度の2階調分の輝度しか表現できないのであ

に、前記発光維持期間において全ての前記行電極対に交 互に繰り返し維持パルスを印加する行電極ドライバと、

前記列電極ドライバは、所定電位を有する電源電位を発 生して電源ラインに印加する電源回路と、1表示ライン 分毎の前記映像信号に応じて前記電源ライン上の前記電 源電位を選択的に前記列電極各々に印加することにより 前記画素データバルスを生成すると共に、前記アドレス 期間の最後尾において所定期間だけ前記電源電位を前記 列電極各々に印加した後、全ての前記列電極をハイイン ピーダンス状態にせしめるデータパルスドライバと、か らなり、

前記発光維持期間において前記電源ライン上の電位を検 出しこの検出した電位に基づいて前記列電極ドライバの 電源を遮断せしめるドライバ保護手段を更に備えたこと を特徴とするプラズマディスプレイ装置。

【請求項4】 前記ドライバ保護手段は、前記電源回路 及び前記電源ライン間を接続又は遮断する電源遮断スイ ッチと、前記発光維持期間において検出した前記電源ラ イントの電位が所定電位よりも大である場合に前記デー タパルスドライバで内部ショートが生じていると判定し て前記電源回路及び前記電源ライン間を遮断せしめるべ く前記電源遮断スイッチを制御するショート検出回路 と、からなるととを特徴とする請求項1記載のプラズマ ディスプレイ装置。

## 【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、プラズマディスプ レイ装置に関する。

[0002]

【従来の技術】現在、薄型、平面の表示デバイスとして、 プラズマディスプレイパネルが着目されている。図1 は、プラズマディスプレイパネルを搭載したプラズマデ ィスプレイ装置の概略構成を示す図である。

【0003】図1において、プラズマディスプレイパネ ルとしてのPDP10は、m個の列電極Z,~Z,と、C れら列電極各々と交叉して配列された夫々n個の行電極 X、~X、及び行電極Y、~Y、を備えている。これら行電 極X、~X。及び行電極Y、~Y。は、夫々一対の行電極X ,(1≤i≤n)及びY,(1≤i≤n)にて、PDP10における 第1表示ライン~第n表示ラインを担っている。 列電極 Zと、行電極X及びYとの間には、放電ガスが封入され ている放電空間が形成されている。そして、この放電空 間を含む各行電極対と列電極との各交差部に、赤色で放 電発光する放電セル、緑色で放電発光する放電セル、又 は青色で放電発光する放電セルが形成される構造となっ ている。尚、各放電セルは、放電現象を利用して発光を 行うものである為、放電に伴う"発光状態"と、"消灯状 態"の2つの状態のみを取りうる。すなわち、最低輝度

る。

【0004】そこで、駆動装置100は、このような放 電セルを有するPDP10にて、映像信号に対応した中 間調の輝度表示を実現させるべく、サブフィールド法を 用いた階調駆動を行う。サブフィールド法では、1フィ ールドの表示期間を複数のサブフィールドに分割し、各 サブフィールドにそのサブフィールドに対応した放電発 光期間を割り当てる。そして、各サブフィールド毎に、 その割り当てられた期間だけ、放電セルの各々を入力映 像信号に応じて選択的に放電発光せしめる。

【0005】図2は、上述した如き階調駆動を実施すべ く、駆動装置100が1サブフィールド内においてPD P10の行電極対及び列電極に印加する各種駆動パルス と、その印加タイミングを示す図である。尚、駆動装置 100には、各種駆動バルスを発生する為の行電極ドラ イバ及び列電極ドライバ(図示せぬ)が搭載されている。 【0006】図2の一斉リセット行程Rcにおいて、行 電極ドライバは、正極性のリセットパルスRPx及び負 極性のリセットパルスRP,を夫々発生して、これらを 夫々印加する。 これらリセットバルスRPx及びRPxの 印加に応じて、PDP10の全ての放電セルがリセット 放電され、各放電セル内には一様に所定量の壁電荷が形 成される。

【0007】次に、アドレス行程Wcにおいて、駆動装 置100は、入力映像信号に基づき各放電セルに対応し た画素データを生成する。列電極ドライバは、各画素デ ータの論理レベルに対応したパルス電圧を有する画素デ ータバルスを発生する。例えば、列電極ドライバは、上 記画素データが論理レベル"1"である場合には高電 圧、"0"である場合には低電圧(0ボルト)のパルス電圧 を有する画索データパルスを生成する。列電極ドライバ は、かかる画素データパルスを1表示ライン分(m個)毎 にグループ化した画素データパルス群DP,、DP,、·・ ··、DP。各々を、図2に示されるように順次、列電極 Z<sub>1</sub>~Z<sub>2</sub>に印加して行く。この間、行電極ドライバは、 各画素データパルス群DPの印加タイミングに同期して 図2に示されるが如き負極性の走査パルスSPを発生 し、これを行電極Y、~Y。へと順次印加して行く。この 際、走査パルスSPが印加された表示ラインと、高電圧 40 の画索データパルスが印加された"列"との交差部の放電 セルのみに放電(選択消去放電)が生じ、その放電セル内 に形成されていた壁電荷が消滅する。

【0008】次に、発光維持行程 I cにおいて行電極ド ライバは、図2に示されるように、正極性の維持パルス IP、及びIP、を交互に繰り返し発生して、行電極X、 ~X。及び行電極Y,~Y。に印加する。 尚、この発光維 持行程Icにおいて繰り返し印加する維持パルスIPx及 びIP、の回数は、上述した如く各サブフィールド毎に

れら維持パルスIPの印加に応じて、その放電空間内に 壁電荷が残留している放電セルのみが、これら維持パル スIPx及びIPyが印加される度に放電(維持放電)す る。すなわち、上記アドレス行程Wcにおいて選択消去 放電の生起されなかった放電セルのみが、各サブフィー ルドに割り当てられている期間に亘り上記維持放電に伴 う発光を繰り返し、その発光状態を維持するのである。 【0009】駆動装置100は、上記一斉リセット行程 Rc、アドレス行程Wc、及び発光維持行程 I cなる一連 10 の動作を、各サブフィールド毎に実行すべく上記行電極 ドライバ及び列電極ドライバを制御する。かかる制御に よれば、1フィールドの表示期間を通して、入力映像信 号の輝度レベルに対応した回数だけ維持放電に伴う発光 が為される。との際、視覚的には、1フィールドの表示 期間を通して実施された発光回数に応じた中間輝度が表

【0010】ところで、上述した如き各種駆動パルスは 比較的高電圧である為、これら駆動パルスを発生するド ライバが誤動作して内部ショートした際には、大電流が 図2に示す如く行電極 $X_1 \sim X_1$ 、及び行電極 $Y_1 \sim Y_1$ に 20 長期間に亘ってドライバに流れ込み過大電力損失が生じ つづける。そこで、ドライバ各々に電源電圧を供給する 共通電源ライン上に過大電流を検出する過大電流検出回 路を設けておき、過大電流の検出時に強制的に電源を遮 断する電源遮断回路を設ける。との際、上記列電極ドラ イバは、実際には上記列電極Z,~Z.各々に対応したm 個の独立したドライバである為、上記共通電源ライン上 に流れる電流量は画素データにも依存する。よって、列 電極ドライバ内の1つのドライバが内部ショートしてと のドライバに大電流が流れ、その影響が上記共通電源ラ 30 イン上に反映されても、これが過大電流によるものであ るか否かを容易に判別することが出来ないという問題が 生じた。つまり、例え各ドライバが正常に機能していて も、画素データによっては多くのドライバから同時に高 電圧の画素データパルスが出力されることがあり、この 際、上記共通電源ライン上には大電流が流れることにな るからである。

## [0011]

現される。

【発明が解決しようとする課題】本発明は、上記の問題 を解決するためになされたものであり、プラズマディス プレイパネルの電極を駆動するドライバの過大電力損失 を確実に防止することが出来るプラズマディスプレイ装 置を提供することを目的とする。

#### [0012]

【課題を解決するための手段】本発明の第1の特徴によ るプラズマディスプレイ装置は、表示ラインに対応した 複数の行電極対と前記行電極対の各々に交叉して配列さ れた複数の列電極とを有し前記行電極対及び前記列電極 の各交差部に画素を担う放電セルが形成されているプラ ズマディスプレイパネルを備え、1フィールドの表示期 割り当てられた放電発光期間に対応した回数である。と 50 間を、夫々がアドレス期間と発光維持期間とからなる複

数のサブフィールドで構成して前記プラズマディスプレ イパネルに対する駆動を行うプラズマディスプレイ装置 であって、前記アドレス期間中において前記映像信号に 対応した画素データパルスを発生してこれを 1表示ライ ン分毎に順次、前記列電極に印加する列電極ドライバ と、前記アドレス期間中において前記画素データパルス。 各々の印加タイミングに同期して走査パルスを発生して これを前記行電極対の一方の行電極に順次印加して行く と共に、前記発光維持期間において全ての前記行電極対 に交互に繰り返し維持パルスを印加する行電極ドライバ 10 と、を有し、前記列電極ドライバは、所定電位を有する 電源電位を発生して電源ラインに印加する電源回路と、 1表示ライン分毎の前記映像信号に応じて前記電源ライ 、ン上の前記電源電位を選択的に前記列電極各々に印加す ることにより前記画素データバルスを生成するデータバ ルスドライバと、からなり、前記発光維持期間において 前記電源ライン上の電流値を検出しこの検出した電流値

ライバ保護手段を更に備える。 【0013】又、本発明の第2の特徴によるプラズマデ 20 ィスプレイ装置は、表示ラインに対応した複数の行電極 対と前記行電極対の各々に交叉して配列された複数の列 電極とを有し前記行電極対及び前記列電極の各交差部に 画素を担う放電セルが形成されているプラズマディスプ ・レイパネルを備え、1フィールドの表示期間を、夫々が アドレス期間と発光維持期間とからなる複数のサブフィ ールドで構成して前記プラズマディスプレイパネルに対 する駆動を行うプラズマディスプレイ装置であって、前 記アドレス期間中において前記映像信号に対応した画素 データパルスを発生してこれを 1 表示ライン分毎に順 次、前記列電極に印加する列電極ドライバと、前記アド レス期間中において前記画素データパルス各々の印加タ イミングに同期して走査パルスを発生してこれを前記行 電極対の一方の行電極に順次印加して行くと共に、前記 発光維持期間において全ての前記行電極対に交互に繰り 返し維持パルスを印加する行電極ドライバと、を有し、 前記列電極ドライバは、所定電位を有する電源電位を発 生して電源ラインに印加する電源回路と、1表示ライン 分毎の前記映像信号に応じて前記電源ライン上の前記電 前記画素データパルスを生成すると共に、前記アドレス 期間の最後尾において所定期間だけ前記電源電位を前記 列電極各々に印加した後、全ての前記列電極をハイイン ピーダンス状態にせしめるデータパルスドライバと、か らなり、前記発光維持期間において前記電源ライン上の 電位を検出しての検出した電位に基づいて前記列電極ド ライバの電源を遮断せしめるドライバ保護手段を更に備 える。

に基づいて前記列電極ドライバの電源を遮断せしめるド

[0014]

照しつつ詳細に説明する。 図3は、本発明によるプラズ マディスプレイ装置の概略構成を示す図である。図3に おいて、プラズマディスプレイパネルとしてのPDP1 0は、m個の列電極Z₁~Z』と、これら列電極各々と交 叉して配列された夫々n個の行電極X,~X。及び行電極 Y,~Y,を備えている。とれら行電極X,~X,及び行電 極Y<sub>1</sub>~Y<sub>n</sub>は、夫々一対の行電極X<sub>1</sub>(1≤i≤n)及びY 、(1≤i≤n)にて、PDP10における第1表示ライン~ 第n表示ラインを担っている。列電極Zと、行電極X及 びYとの間には、放電ガスが封入されている放電空間が 形成されている。そして、この放電空間を含む各行電極 対と列電極との各交差部に、赤色で放電発光する放電セ ル、緑色で放電発光する放電セル、又は青色で放電発光 する放電セルが形成される構造となっている。

【0015】行電極ドライバ30は、駆動制御回路50 から供給されたタイミング信号に応じて、図4に示され るが如き負極性のリセットパルスRPx、及び正極性の 維持パルスIP、を発生してPDP10の行電極X、~X , に印加する。行電極ドライバ40は、駆動制御回路5 Oから供給されたタイミング信号に応じて、図4に示さ れるが如き正極性のリセットパルスRP、、走査パルス SP及び維持パルス IP、を発生してPDP10の行電 極Y,~Y。に印加する。.

【0016】列電極ドライバ20は、駆動制御回路50 から供給された画素データビットDB、~DB。各々の論 理レベルに対応したパルス電圧を有する画素データパル スを発生する。そして、列電極ドライバ20は、かかる 画素データパルスを1表示ライン分(四個)毎にグループ 化した画素データパルス群DP、~DP。の各々を、順 次、PDP10の列電極乙、~乙。に印加して行く。 【0017】図5は、列電極ドライバ20の内部構成を 示す図である。図5に示すように、列電極ドライバ20・ は、電源回路21及び画素データパルス発生回路22か ら構成される。電源回路21におけるコンデンサC1 は、その一端がPDP10のアース電位Vsに設定され

ている。スイッチング素子S1は、上記駆動制御回路5 0から論理レベル"0"のスイッチング信号SW1が供給 されている間はオフ状態にある。一方、かかるスイッチ ング信号SW1の論理レベルが"1"である場合にはオン 源電位を選択的に前記列電極各々に印加することにより 40 状態となって、上記コンデンサC1の他端に生じた電位 をコイルし1、ダイオードD1及び電源遮断スイッチS WXを介して電源ライン2上に印加する。スイッチング 素子S2は、上記駆動制御回路50から論理レベル"0" のスイッチング信号SW2が供給されている間はオフ状 態である一方、かかるスイッチング信号SW2の論理レ ベルが"1"である場合にはオン状態となって上記電源ラ イン2上の電位を電源遮断スイッチSWX、コイルL2 及びダイオードD2を介して上記コンデンサC1の他端 に印加する。との際、コンデンサC1は、上記電源ライ 【発明の実施の形態】以下、本発明の実施例を図面を参 50 ン2上の電位によって充電される。スイッチング衆子S

3は、上記駆動制御回路50から論理レベル"0"のスイッチング信号SW3が供給されている間はオフ状態である一方、かかるスイッチング信号SW3の論理レベルが"1"である場合にはオン状態となって直流電源B1による電源電位Vaを電源遮断スイッチSWXを介して電源ライン2上に印加する。尚、直流電源B1の負側端子は上記アース電位Vsに設定されている。又、電源遮断スイッチSWXは、後述するが如く、ショート検出回路60から論理レベル"1"のショート検出信号SDが供給されている場合を除き、常にオン状態に固定されている

【0018】尚、駆動制御回路50は、図6に示す如きシーケンスにて推移するスイッチング信号SW1~SW3を上記電源回路21のスイッチング素子S1~S3に夫々供給する。先ず、駆動行程G1では、スイッチング素子S1~S3の内のスイッチング素子S1のみがオン状態となり、コンデンサC1に蓄えられていた電荷が放電される。すると、上記放電に伴う放電電流が、スイッチング素子S1、コイルL1、ダイオードD1、及び電源遮断スイッチSWXを介して電源ライン2に流れ込20む。この際、上記コンデンサC1による放電、及びコイルL1及び負荷容量C。による共振作用により電源ライン2上の電位は図6に示す如く徐々に上昇する。

【0019】次に、駆動行程G2では、スイッチング素 子S1~S3の内のスイッチング素子S3のみがオン状 態となるので、直流電源Blによる電位Vaが直接、電 源ライン2上に印加される。次に、駆動行程G3では、 スイッチング素子S3がオフ状態、スイッチング素子S 2がオン状態に切り替わる。スイッチング素子S3がオ フ状態に切り替わると、上記電位Vaの印加が停止す る。そして、スイッチング素子S2がオン状態となるの で、PDP10の負荷容量C。が放電を開始し、との放 電により、列電極乙、、スイッチング素子SW乙、、電源 ライン2、電源遮断スイッチSWX、コイルL2、ダイ オードD2、及びスイッチング索子S2を介してコンデ ンサC1に電流が流れ込む。すなわち、PDP10の負 荷容量C。内に蓄積された電荷が、電源回路21のコン デンサC1に回収されるのである。このとき、コイルし 2及び負荷容量C。で決まる時定数により、電源ライン 2上の電位は図6に示す如く徐々に低下する。

【0020】上記駆動行程G1~G3なる動作を繰り返 し実行することにより、電源回路21は、図6に示す如 き所定の振幅V,を有する共振パルス電源電位PVを発 生し、これを電源ライン2上に印加する。一方、図5に 示す画素データパルス発生回路22は、PDP10の列 電極Z1~Z2各々に対応して設けられたデータパルスドライバDV1~DV2から構成される。データパルスドライバ30 イバDV1~DV2を存には、夫々に対応させて駆動制御 回路50から、上記画素データビットDB1~DB2が供 給される。各データパルスドライバDVは、このデータ 50 駆動する。

パルスドライバDVに供給された画素データビットDB に応じて電源ライン2及び列電極2間を接続及び遮断す るデータスイッチング素子SWZ、と、列電極Zをアー ス電位Vsに設定するデータスイッチング素子SWZ。と から構成される。データスイッチング素子SWZ、は、 例えば画素データビットDBが論理レベル"1"である場 合にはオン状態となって電源ライン2及び列電極2間を 接続する一方、論理レベル"0"である場合にはオフ状態 となって電源ライン2及び列電極2間の接続を遮断す 10 る。データスイッチング素子SWZ。は、との画素デー タビットDBが論理レベル"1"である場合にはオフ状態 となって電源ライン2及び列電極2間を接続する一方、 論理レベル"0"である場合にはオン状態となり列電極2 をアース電位Vsに設定する。つまり、データスイッチ ング素子SWZ。及びSWZ、は、画素データビットDB の論理レベルに基づいて相補的にオン状態及びオフ状態 になるのである。これにより、各データパルスドライバ DVは、このデータパルスドライバDVに対応させて駆 動制御回路50から供給された画素データビットDBが 論理レベル"1"である場合には、その間、図6に示す如 き共振パルス電源電位PVを列電極Zに印加する。つま り、これが前述した如き高電圧の画素データバルスとな る。一方、画素データビットDBが論理レベル"1"であ る場合には、データパルスドライバDVは、アース電位 Vsを列電極Zに印加する。つまり、これが前述した如 き低電圧の画素データパルスとなる。

【0021】図3に示すショート検出回路60は、駆動制御回路50から供給された発光維持信号IKに応じて列電極ドライバ20の電源ライン2上に流れる電流値を移出し、その電流値に基づいて、データバルスドライバDV、~DV。各々内の少なくとも1において内部ショートが生じているか否かを検出する。すなわち、ショート検出回路60は、データバルスドライバDV内に形成されているデータスイッチング素子SWZ。及びSWZ。が同時にオン状態になっているか否か(ショートしているか否か)を検出するのである。そして、ショート検出回路60は、その検出結果を示すショート検出信号SDを行電極ドライバ30、40及び列電極ドライバ20の電源遮断スイッチSWXに供給する。

40 【0022】駆動制御回路50は、前述した如きサブフィールド法を用いてPDP10を階調駆動させるべく、列電極ドライバ20、行電極ドライバ30及び行電極ドライバ40各々を制御する。つまり、駆動制御回路50は、1フィールド表示期間を複数のサブフィールドに分割し、各サブフィールド毎に、図4に示す如き駆動を実施させるべく上記各種ドライバの各々を制御するのである。かかる制御により、列電極ドライバ20、行電極ドライバ30及び行電極ドライバ40各々は、以下の如きタイミングにて各種駆動パルスを発生してPDP10を50 駆動する

る。

Px及びIPxが印加される度に放電(維持放電)する。す

【0023】先ず、図4に示す一斉リセット行程Rcで は、行電極ドライバ30は、負極性のリセットパルスR  $P_x$ を発生し、これを行電極 $X_1 \sim X_n$ の各々に一斉に印 加する。上記リセットパルスRPxと同時に、行電極ド ライバ40は、図4に示す如き正極性のリセットパルス RP、を発生し、とれを行電極Y、~Y。の各々に一斉に 印加する。とれらリセットパルスRP<sub>\*</sub>及びRP<sub>\*</sub>の印加 に応じて、PDP10の全ての放電セルがリセット放電 され、各放電セル内には一様に所定量の壁電荷が形成さ れる。尚、かかる一斉リセット行程Rcの実行中、駆動 制御回路50は、図4に示す如く論理レベル"0"の発光 維持信号 [ Kをショート検出回路60 に供給する。

【0024】次に、図4に示すアドレス行程Wcでは、 駆動制御回路50は、入力された映像信号を各画素毎の 例えば8ビットの画素データに変換し、この画素データ を各ビット桁毎に分割した画素データビットDBを得 る。そして、駆動制御回路50は、同一ビット桁同士に て、各行毎に、その行に属する第1列~第m列各々に対 応した画素データビットDB,~DB.を抽出し、これら を列電極ドライバ20 に供給する。この際、列電極ドラ 20 イバ20は、画素データビットDB、~DB。の論理レベ ルに対応したバルス電圧を有する画素データバルスを発 生する。例えば、列電極ドライバ20は、上記画素デー タが論理レベル"1"である場合には高電圧、"0"である 場合には低電圧(0ボルト)のパルス電圧を有する画素デ ータパルスを発生する。列電極ドライバ20は、かかる 画素データパルスを 1表示ライン分(m個)毎にグループ . 化した画素データパルス群DP1、DP2、・・・・、DP。 各々を、図4に示されるように順次、列電極 Z, ~ Z, に 印加して行く。更に、かかるアドレス行程Wcにおい て、行電極ドライバ40は、上記画素データパルス群D P各々の印加タイミングに同期して図4に示されるが如 き負極性の走査パルスSPを発生し、これを行電極Y、 ~Y。へと順次印加して行く。 この際、走査パルスSP が印加された表示ラインと、髙電圧の画素データパルス が印加された列電極との交差部の放電セルのみに放電 (選択消去放電)が生じ、その放電セル内に形成されてい た壁電荷が消滅する。

【0025】尚、かかるアドレス行程Wcの実行中、駆 動制御回路50は、図4に示す如く論理レベル"0"の発 40 光維持信号 I Kをショート検出回路60に供給する。次 に、図4に示す発光維持行程 I cにおいて、行電極ドラ イバ30及び40は、図4に示されるように、正極性の 維持パルスIPx及びIPxを交互に繰り返し発生して、 行電極X、~X。及び行電極Y、~Y。に印加する。尚、と の発光維持行程Icにおいて繰り返し印加する維持パル スIPx及びIPxの回数は、各サブフィールド毎に割り 当てられた放電発光期間に対応した回数である。とれら 維持バルスIPの印加に応じて、その放電空間内に壁電

なわち、上記アドレス行程Wcにおいて選択消去放電の 生起されなかった放電セルのみが、各サブフィールドに 割り当てられている期間に亘り上記維持放電に伴う発光 を繰り返し、その発光状態を維持するのである。 【0026】駆動制御回路50は、上記一斉リセット行 程Rc、アドレス行程Wc、及び発光維持行程 Icでの動 作を、各サブフィールド毎に実行すべく上記列電極ドラ イバ20、行電極ドライバ30及び40を制御する。と とで、駆動制御回路50は、上記発光維持行程 I cの実 行中には、図4に示す如き論理レベル"1"の発光維持信 号IKをショート検出回路60に供給する。かかる論理 レベル"1"の発光維持信号 | Kが供給されている間に限 り、ショート検出回路60は、列電極ドライバ20内の 上記電源ライン2に流れる電流が所定電流よりも大であ るか否かの判定を行う。との際、小であると判定された 場合には、ショート検出回路60は、列電極ドライバ2 0のデータパルスドライバDV各々において内部ショー トが生じていないと判断して、論理レベル"0"のショー ト検出信号SDを出力する。一方、電源ライン2上の電 流が所定電流よりも大であると判定された場合には、デ ータパルスドライバDV各々内のいずれか 1 のデータス イッチング素子SWZがショートしていると判断して、 論理レベル"1"のショート検出信号SDを出力する。か かる論理レベル"1"のショート検出信号SDに応じて、 行電極ドライバ30及び40各々内に設けれている電源 回路(図示せぬ)が強制的にオフ状態にされる。又、列電 極ドライバ20の電源遮断スイッチSWXは、上記ショ ート検出信号SDが論理レベル"0"である間は電源回路 30 21の発生した共振パルス電源電位PVを電源ライン2

【0027】すなわち、列電極ドライバ20の各データ パルスドライバDV内に形成されているデータスイッチ ング素子SWZ、及びSWZ。が正常に動作している場合 (非ショート状態)には、上記電源ライン2上に流れる電 流は図7(a)に示す如く推移する。つまり、図7(a)に 示すように、アドレス行程Wcの実行時には電源ライン 2上に所定電流 1, よりも高電流が流れるが、発光維持 行程 I cの実行時にはその電流値は0に推移するのであ る。ところが、データパルスドライバDV,~DV。各々 の内、少なくとも1つで内部ショートが生じていると、 発光維持行程 I cの実行時においても電源ライン2上に 流れる電流は所定電流Ⅰ٫٫よりも高電流となる。すなわ ち、データパルスドライバDV内において内部ショート が生じる(データスイッチング素子SWΖ,及びSWZ。 が同時にオン状態になる)と、電源回路21が発生した 共振パルス電源電位PVに基づく電流が、電源ライン 荷が残留している放電セルのみが、これら維持パルスⅠ 50 2、SWZ,及びSWZ。なる経路に流れ込む。これによ

上に中継する一方、論理レベル"1である間は、上記共

振パルス電源電位PVの電源ライン2への供給を停止す

り、電源ライン2上の電流値が所定電流 1,2を越えるの である。との際、データスイッチング素子SWZ。は、 SWZ, に比して耐圧が低いので上記所定電流 I, を越え るような高電流が長時間流れ込むと過大電力損失が生じ

【0028】そとで、上記ショート検出回路60では、 図7に示す如き発光維持行程 I cの実行期間中において のみで電源ライン2上の電流が所定電流 Ipaよりも高い か否かを判定することにより、データパルスドライバD いるか否か検出するようにしたのである。そして、この 内部ショート状態を検出した場合には、電源遮断スイッ チSWXによって、電源回路21が発生した共振パルス 電源電位PVのデータパルスドライバDVへの供給を強 制的に停止させるのである。

【0029】よって、上記ショート検出回路60及び電 源遮断スイッチ·SWXからなるドライバ保護手段によれ ば、データパルスドライバDV、~DV。各々の1つだけ に内部ショートが生じていても、これを確実に検出して 手段によれば、内部ショートに伴う過電流から列電極ド ライバ20を確実に保護することができるようになるの である。

【0030】尚、上記ショート検出回路60では、電源 ライン2上の電流値に基づいてデータパルスドライバの 内部ショートを検出するようにしているが、電源ライン 2上の電位変化によっても内部ショートを検出すること が可能である。との際、駆動制御回路50は、アドレス 行程Wcの最後尾、つまり画素データパルス群DP。の印 加後に、図8に示す如くスイッチング信号SW3の論理 30 オン状態固定となっている。 レベルを"0"から"1"へ推移させて電源回路21のスイ ッチング素子S3をオン状態に設定する(ショート検出 予備行程YB)。よって、直流電源B1による電位Vaが 電源ライン2上に印加される。更に、かかるショート検 出予備行程 YB において、駆動制御回路 50は、全ての データパルスドライバDV、~DV。各々のデータスイッ チング素子SWZ。及びSWZ、を共にオフ状態に設定す ... る。かかるショート検出予備行程YBの実行後、駆動制 御回路50は、スイッチング信号SW3の論理レベル フ状態に切り換える。とれにより、図8に示す如く、ス イッチング素子S1~S3が全てオフ状態となる。この 際、データスイッチング素子SWZ。及びSWZ、がショ ートしていなければ、電源ライン2はハイインピーダン ス状態となり、電源ライン2上の電位は、図8に示す如 く、上記ショート検出予備行程YBの段階で電源ライン 2上に印加された電位Vaに維持される。一方、データ スイッチング素子SWZ。及びSWZ、が共にショートし ている、つまり上記ショート検出予備行程YBにて両者

SWZ<sub>1</sub>がショートしていると、電源ライン2上の電位 は0である。そとで、ショート検出回路60は、上記シ ョート検出予備行程YBの実行後の発光維持行程 Icの 実行中において、上記電源ライン2上の電位が図8に示 す如き所定電位Veeよりも大であるか否かを判定する。 この際、電源ライン2上の電位が上記所定電位V<sub>ex</sub>より も大であると判定した場合には、ショート検出回路60 は、全てのデータパルスドライバにおいて内部ショート が生じていないことを示す論理レベル"0"のショート検 V各々内の少なくとも1において内部ショートが生じて 10 出信号SDを列電極ドライバ20、行電極ドライバ30 及び40に供給する。一方、小であると判定した場合に、 は、ショート検出回路60は、少なくとも1つのデータ パルスドライバ内において内部ショートが生じていると とを示す論理レベル"1"のショート検出信号SDを発生 して、列電極ドライバ20、行電極ドライバ30及び4 0に供給する。

【0031】又、上記実施例においては、電源回路21 として、図5に示す如きコンデンサC1、コイルL1及 びL2を用いた共振電源を採用しているが、これに限ら 電源遮断することができる。従って、このドライバ保護 20 ず、単なる直流電源、もしくはポンプアップ電源を採用 しても良い。図9は、ポンプアップ電源を採用した場合 における電源回路21の他の内部構成を示す図である。 【0032】図9に示す如く、ポンプアップ電源を採用 した場合、電源回路21は、直流電圧源BB、ダイオー ドDD、コンデンサCC、PチャンネルのFET (field effect transistor)Q1、NチャンネルのFETQ 2、及び電源遮断スイッチSWXから構成される。尚、 電源遮断スイッチSWXの動作は図5に示されるものと 同一であり、前述した如きショート状態の検出時以外は

【0033】直流電圧源BBは、画素データパルスのパ ルス電圧値V,の略1/2の電位である電位(1/2)V, を発生してダイオードDDのアノード端及びFETQ1 のソース端に印加する。FETQ1のドレイン端には、 FETQ2のドレイン端及びコンデンサCCの一端が接 続されている。FETQ2のソース端はアース電位に設 定されている。コンデンサCCの他端及びダイオードD Dのカソード端は互いに接続されており、その接続端が 電源遮断スイッチSWXを介して電源ライン2に接続さ を"l"から"0"へ推移させてスイッチング素子S3をオ 40 れている。FETQ1及びQ2各々のゲート端には、駆 動制御回路50からの電源駆動信号BGが供給されてい る。との際、FETQ1は、上記電源駆動信号BGが論 理レベル"1"である間はオフ状態となるが、論理レベ ル"0"である間はオン状態となり、上記直流電圧源BB が発生した電位(1/2)V,をコンデンサCCの一端に 供給する。一方、FETQ2は、上記電源駆動信号BG が論理レベル"0"である間はオフ状態となるが、論理レ ベル"1"である間はオン状態となって、アース電位をコ ンデンサCCの一端に供給する。

を共にオフ状態に設定したにも拘わらず、SWZ。及び 50 【0034】かかる図9に示す如きボンブアップ電源を

14

駆動すべく、駆動制御回路50は、図10に示す如き推 移を有する電源駆動信号BGを発生する。先ず、電源駆 動信号BGが論理レベル"1"である間は、FETQ1が オフ状態、FETQ2がオン状態になるので、直流電圧 源BBが発生した電位(1/2)V<sub>1</sub>がダイオードDD及 び電源ライン2を介してコンデンサCCに印加され、と のコンデンサCCが充電される。 この際、電源ライン2 トの電位は図10に示す如く(1/2)V,となる。こと で、上記電源駆動信号BGが論理レベル"1"から"0"に 推移すると、FETQ1がオン状態、FETQ2がオフ 10 状態に切り替わる。よって、電源ライン2上の電位は、 ダイオードDDを介して直流電圧源BBから供給された 電位(1/2)V,と、コンデンサCCの他端の電位(1/ 2) V, とを加算した電位 V, となる。以上の如き動作が 繰り返し実行されることにより、電源ライン2上に、図・ 10に示す如く電位V、~電位(1/2)V、間で推移する バルス電源電位が生成されるのである。

13

【0035】又、上記実施例においては、データバルスドライバで内部ショートが検出された場合には、列電極ドライバ20、行電極ドライバ30及び40各々内の電 20源を遮断するようにしたが、ブラズマディスプレイ装置自体の電源を強制的に遮断するようにしても良い。

## [0036]

【発明の効果】以上詳述した如く、本発明においては、 発光維持期間中においてのみで電源ライン上の電流又は 電位を検出し、その検出した電流又は電位に基づいて列 電極ドライバ内のショート状態を検出して、電源を遮断 するようにしている。かかる構成によれば、列電極ドラ イバ内に形成されている1つのデータパルスドライバに おいてのみで内部ショートが生じた場合にも、これを容\*30

\* 易に検出できるので、ドライバの過大電力損失を確実に 防止することが可能となる。

#### 【図面の簡単な説明】

【図1】プラズマディスプレイ装置の概略構成を示す図である。

【図2】サブフィールド法に基づく駆動を採用した際に 1サブフィールド内においてPDP10に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。

.0 【図3】本発明によるブラズマディスプレイ装置の概略 構成を示す図である。

【図4】図3に示されるプラズマディスプレイ装置のPDP10に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。

【図5】列電極ドライバ20の内部構成の一例を示す図 である。

【図6】電源回路21の内部動作を示す図である。

[図7]電源回路21の電源ライン2上に流れる電流値の推移を示す図である。

【図8】電源ライン2上の電位変化に基づいて内部ショートを検出する際に実施する電源回路21の駆動動作を示す図である。


【図9】電源回路21の他の構成を示す図である。

【図10】図9に示す電源回路21の内部動作を示す図である。


【主要部分の符号の説明】


- 20 列電極ドライバ
- 50 駆動制御回路
- 60 ショート検出回路


(図1)




[図2]











【図5】



[図8]

[NO]

【図10】



## フロントページの続き

(51)Int.Cl.'

識別記号

FΙ

テマコード (参考)

G 0 9 G 3/288

G 0 9 G 3/28

В

(72)発明者 岩見 隆

山梨県中巨摩郡田富町西花輪2680番地 静 岡パイオニア株式会社甲府事業所内 Fターム(参考) 5C080 AA05 BB05 DO14 DO17 EE29 HH02 HH05 JJ02 JJ03 JJ04